三星放大招！HBM5将用上2nm，AI内存大战升级

人工智能算力需求爆发，高带宽内存（HBM）成为决定高端AI芯片性能的核心瓶颈。7月27日，三星电子表示，其下一代高带宽内存HBM5的基础裸片将全面导入2nm GAA工艺。这标志着HBM的竞争逻辑正发生根本性转变。它正从单纯的“存储堆叠”，走向“存储与先进逻辑深度融合”。

基础裸片位于HBM堆叠结构的最底层。它承担着与GPU等外部处理器进行高速数据交互的关键任务。三星表示，HBM5的运行速率目标较当前的HBM4E提升50%以上。为支撑这一性能跃升，三星必须在基础裸片上引入2nm先进制程。同时，还要搭配更高密度的硅通孔（TSV）互连技术。相较于HBM4系列采用的4nm工艺，2nm GAA架构能在晶体管性能、速度与电力效率两个维度上实现大幅跨越。

三星的底气来自“交钥匙（Turn-key）”垂直整合模式。三星将HBM5定位为“存储+代工+封装”的全栈解决方案。其中，核心芯片由内存部门制造，2nm基础裸片由代工部门生产，最终由先进封装部门完成整合。这种内部协同设计能够提前优化速度、功耗与散热路径，从而大幅缩短研发周期。

关于量产时间，三星在2026年台北电脑展上释放了信号。HBM5预计在2028年左右初步量产。但要支撑20层超高密度堆叠，混合键合技术还需走向成熟。行业普遍预期，大规模商业化落地可能要等到2029年至2030年。

在三星亮出2nm底牌的同时，HBM4市场的激烈角逐也在积蓄势能。SK海力士在HBM4上展现出统治力。2026年7月，他们启动了面向英伟达Vera Rubin平台的12层HBM4量产出货。凭借优异良率，SK海力士拿下了该平台约60%至70%的供应份额。

三星在HBM4上发起了防守反击。他们在2026年2月率先实现大规模量产与交付。量产版传输速率达到11.7Gbps，单堆栈带宽最高达3.3TB/s。短短4个月内，三星HBM4销售额便突破10亿美元，现有产能已被全部预订。此外，三星正加速向下一代演进，第二季度已开始提供HBM4E样品。

美光科技在HBM4上稳扎稳打。他们在第一季度正式启动量产。首批12层产品专为英伟达Rubin平台设计，带宽突破2.8TB/s。尽管2026年产能已全部售罄，但美光在该平台的供货份额约为5%至10%。目前，美光正全力推进良率优化，并计划于2027年量产HBM4E。

在HBM5赛道上，各家厂商的竞争路线差异显著。SK海力士未急于公布底层制程，而是推出了iHBM技术。他们在芯片内部集成冷却元件，构建专用排热通道，计划于2029至2030年左右量产。美光的布局相对保守，目前路线图尚未覆盖HBM5。他们采取了TSV微沟槽液冷路线，试图用低功耗设计和内部液冷循环对冲功耗挑战。

总体而言，三星试图用“制程代差”抢占下一代AI算力标准的定义权。但在2028年量产节点到来前，2nm工艺的良率爬坡与先进封装的散热瓶颈，将是决定三大巨头市场份额的核心变量。
    声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子本网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理