型号 功能描述 生产厂家 企业 LOGO 操作
UR5596_14

DDR TERMINATION REGULATOR

DESCRIPTION The UTC UR5596 is a linear bus termination regulator and designed to meet JEDEC SSTL-2(Stub-Series Terminated Logic) specifications for termination of DDR-SDRAM. It also can be used in SSTL-3 or HSTL (High-Speed Transceiver Logic) scheme. The device contains a high-speed OP AMP to pro

UTC

友顺

更新时间:2025-11-26 23:00:00
IC供应商 芯片型号 品牌 批号 封装 库存 备注 价格
UTC/友顺
24+
NA/
3280
原装现货,当天可交货,原型号开票
UTC
2016+
SOP8
4262
只做原装,假一罚十,公司可开17%增值税发票!
UTC
24+
SOP8管装
6000
深圳原装现货价格优势
UTC/友顺
25+
SOP8
15000
全新原装现货,价格优势
UTC/友顺
25+
NA
880000
明嘉莱只做原装正品现货
UTC/友顺
2223+
SOP-8
26800
只做原装正品假一赔十为客户做到零风险
UTC/友顺
2450+
SOP-8
8850
只做原装正品假一赔十为客户做到零风险!!
UTC
0912+
SOP8
15
一级代理,专注军工、汽车、医疗、工业、新能源、电力
UTC
25+
2
公司优势库存 热卖中!
UTC/友顺
2407+
SOP-8
7750
原装现货!实单直说!特价!

UR5596_14数据表相关新闻