内置分频, 倍频电路的PLL时钟发生器

XC25BS7系列是内置分频, 倍频电路, 在整个频率范围内保持低消耗电流, 具有超小型封装的PLL时钟发生器IC。\n\n 输入端分频比(M), 输出端分频比(N)的值均可以在1～256范围内通过激光微调方式自由选择。输出时钟(fQ0)的频率等于标准时钟输入频率乘以N/M的比值(即fQ0=fCLKin×N/M)。时钟输出的频率范围为:1MHz～100MHz。时钟输入频率的范围为:32kHz～36MHz。当CE端子输入低电平时,整个芯片停止工作,此时芯片的消耗电流会低于10uA。待机时输出为高阻抗。\n\n 本产品提供部分客户定制品,有需要时请提供详细的规格要求(输入, 输出频率, 工作电 ·时钟输入频率范围：32kHz~36MHz*1\n·时钟输出频率范围：1MHz~100MHz(fQ0=fCLKin×N/M)\n·输出端分频范围(N)：1～256范围任意选择\n·输入端分频范围(M)：1～256范围任意选择\n·工作电压范围：2.50V~5.50V*1\n·低消耗电流：3.0mA(TYP.)@f=48kHz *2;

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：289.64 Kbytes Page：13 Pages

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：307.42 Kbytes Page：13 Pages

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：307.42 Kbytes Page：13 Pages

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：289.64 Kbytes Page：13 Pages

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：289.64 Kbytes Page：13 Pages

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：307.42 Kbytes Page：13 Pages

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：307.42 Kbytes Page：13 Pages

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：289.64 Kbytes Page：13 Pages

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：307.42 Kbytes Page：13 Pages

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：289.64 Kbytes Page：13 Pages

PLL Clock Generator ICs with Built-In Divider/Multiplier Circuits

文件：307.42 Kbytes Page：13 Pages