Texas Instruments TMS320VC5510A定点数字信号处理器基于TMS320C55x DSP CPU处理器内核。它们采用C55x™DSP架构，增加并联能力，注重降低功率耗散，从而提高性能，降低功耗。CPU支持内部总线结构，此结构包含一条程序总线、三条数据读取总线、两条数据写入总线以及专门用于外设和DMA操作的附加总线。这些总线可实现在一个单周期内执行高达三次数据读取和两次数据写入的功能。并联时，DMA控制器每个周期可以执行高达两次数据传输，不受CPU运行的影响。
TI TMS320VC5510A C55x CPU提供两个乘法累加 (MAC) 单元，能够在一个周期内实现17位x17位乘法。附加16位ALU支持中央40位算法和逻辑单元 (ALU)。ALU的使用由指令集控制，能够优化并联活动和功耗。这些资源在C55x CPU的地址单元 (AU) 和数据单元 (DU) 中进行管理。
TMS320C55x DSP内核采用开放架构创建，支持应用特定的硬件根据特定算法提高性能。借助扩展特性，TMS320VC5510A可提供出色的视频编解码器性能，其带宽超过一半用于执行更多功能，例如色彩空间转换、用户界面操作、安全、TCP/IP、语音识别和文本语音转换。
特性
_高性能、低功耗、定点TMS320C55x™数字信号处理器 (DSP)
_指令周期时间：6.25/5ns
_时钟速率：160/200MHz
_每个周期执行一条/两条指令
_双乘法器[高达每秒4亿次乘加运算 (MMACS)]
_两个算术/逻辑单元
_一条内部程序总线
_三条内部数据/操作数读取总线
_两条内部数据/操作数写入总线
_指令缓存（24K字节）
_160K × 16位片上RAM，包括
_8块4K × 16位双存取RAM (DARAM)（64K字节）
_32块4K × 16位单存取RAM (SARAM)（256K字节）
_16K × 16位片上ROM（32K字节）
_8M × 16位最大可寻址外部存储器空间
_32位外部储存器接口 (EMIF)，带可连接下列设备的无粘接接口：
_异步静态RAM (SRAM)
_异步EPROM
_同步DRAM (SDRAM)
_同步突发SRAM (SBSRAM)
_可编程低功耗控制六个器件功能域
_片上外设
_两个20位定时器
_6通道直接内存访问 (DMA) 控制器
_三个多通道缓冲式串联端口 (McBSP)
_16位并行增强型主机端口接口 (EHPI)
_可编程数字锁相环 (DPLL) 时钟发生器
_八个通用I/O (GPIO) 引脚和专门的通用输出引脚 (XF)
_基于片上扫描的仿真逻辑
_IEEE Std 1149.1 (JTAG) 边界扫描逻辑
_240引脚MicroStar BGA™（球栅阵列）（GGW后缀）
_240引脚MicroStar BGA™（球栅阵列）（ZGW后缀）[无铅]
_3.3V I/O电源电压
_1.6V内核电源电压
应用
_压缩
_视频处理
_机器视觉
_医学成像
