PCI接口IC/PI7C9X440SLBFDE PCI Express-to- usb 2.0主机控制器符合PCI Express Base规范修订版1.1、Open Host Controller Interface Specification修订版1.0、Enhanced Host Controller Interface Specification修订版1.0。PCI接口IC/PI7C9X440SLBFDE 的高性能架构能够从一个PCIe x1上游端口连接到四个USB 2.0端口。该设备允许从系统主机处理器同时访问多个USB设备,从而扩展了系统的连接域。该设备的USB端口可以支持所有可用的速度,包括高速(HS),全速(FS)和低速(LS)。该设备的PCIeto-USB2.0桥接功能由增强型主机控制器接口(EHCI)和开放式主机控制器接口(OHCI)两种主机控制器实现。在PCI接口IC/PI7C9X440SLBFDE 中有一个EHCI控制器和两个OHCI控制器。EHCI控制器处理高速USB事务,而OHCI控制器处理全速或低速USB事务。
PCI接口IC/PI7C9X440SLBFDE PCI Express-to- usb 2.0主机控制器符合PCI Express Base规范修订版1.1、Open Host Controller Interface Specification修订版1.0、Enhanced Host Controller Interface Specification修订版1.0。PCI接口IC/PI7C9X440SLBFDE 的高性能架构能够从一个PCIe x1上游端口连接到四个USB 2.0端口。该设备允许从系统主机处理器同时访问多个USB设备,从而扩展了系统的连接域。该设备的USB端口可以支持所有可用的速度,包括高速(HS),全速(FS)和低速(LS)。该设备的PCIeto-USB2.0桥接功能由增强型主机控制器接口(EHCI)和开放式主机控制器接口(OHCI)两种主机控制器实现。在PI7C9X440SL中有一个EHCI控制器和两个OHCI控制器。EHCI控制器处理高速USB事务,而OHCI控制器处理全速或低速USB事务。
从系统模型上看,该设备包含两个级联的虚拟PCI-to-PCI桥,其中上流端口桥位于虚拟PCI总线上的下流端口桥上,三个USB控制器连接到下游PCI Express端口。在枚举过程中,内部的PCIe上下游端口被赋予唯一的总线号、设备号和函数号,这些总线号逻辑上形成一个目标ID。通过引导过程,USB主机控制器被视为一个多功能设备。为EHCI控制器分配功能#2,为两个OHCI控制器分配功能#0和功能#1,所有控制器分配相同的设备号。内存映射和IO地址范围专门分配给每个端口和USB主机控制器。软件枚举完成后,根据地址或目标ID的嵌入内容,将事务包路由到专用的PCIe端口或USB主机控制器。