通过超小偏斜实现时钟分配且频率高达 1100MHz 的 1:10 LVDS 时钟缓冲器

The CDCLVD110A clock driver distributes one pair of differential LVDS clock inputs (either CLK0 or CLK1) to 10 pairs of differential clock outputs (Q0 to Q9) with minimum skew for clock distribution. The CDCLVD110A is specifically designed to drive 50-Ω transmission lines.When the control enable is • Low-Output Skew CC Range: 2.5 V ±5%\n• Typical Signaling Rate Capability of Up to 1.1 GHz\n• Configurable Register (SI/CK) Individually Enables Disables Outputs, Selectable CLK0, CLK0 or CLK1, CLK1 Inputs\n• Full Rail-to-Rail Common-Mode Input Range\n• Receiver Input Threshold: ±100 mV\n• Avai;

PROGRAMMABLE LOW-VOLTAGE 1:10 LVDS CLOCK DRIVER

文件：192.09 Kbytes Page：12 Pages

PROGRAMMABLE LOW-VOLTAGE 1:10 LVDS CLOCK DRIVER

文件：853.57 Kbytes Page：18 Pages

PROGRAMMABLE LOW-VOLTAGE 1:10 LVDS CLOCK DRIVER

文件：853.57 Kbytes Page：18 Pages

封装/外壳：32-VFQFN 裸露焊盘 包装：管件 描述：IC CLK BUFFER 2:10 1.1GHZ 32QFN 集成电路（IC） 时钟缓冲器，驱动器

封装/外壳：32-VFQFN 裸露焊盘 包装：卷带（TR）剪切带（CT）Digi-Reel® 得捷定制卷带 描述：IC CLK BUFFER 2:10 1.1GHZ 32QFN 集成电路（IC） 时钟缓冲器，驱动器

PROGRAMMABLE LOW-VOLTAGE 1:10 LVDS CLOCK DRIVER

文件：853.57 Kbytes Page：18 Pages

PROGRAMMABLE LOW-VOLTAGE 1:10 LVDS CLOCK DRIVER

文件：853.57 Kbytes Page：18 Pages

PROGRAMMABLE LOW-VOLTAGE 1:10 LVDS CLOCK DRIVER

文件：853.57 Kbytes Page：18 Pages

PROGRAMMABLE LOW-VOLTAGE 1:10 LVDS CLOCK DRIVER

文件：853.57 Kbytes Page：18 Pages

PROGRAMMABLE LOW-VOLTAGE 1:10 LVDS CLOCK DRIVER

文件：853.57 Kbytes Page：18 Pages

PROGRAMMABLE LOW-VOLTAGE 1:10 LVDS CLOCK DRIVER

文件：853.57 Kbytes Page：18 Pages

POWER RECTIFIERS(1.0A,500-1000V)

POWER RECTIFIERS(1.0A,500-1000V)

SCHOTTKY BARRIER RECTIFIERS(1.0A,70-100V)

Surface Mount Schottky Barrier Rectifiers SCHOTTKY BARRIER RECTIFIERS 1.0 AMPERES 70 -100 VOLTS

SCHOTTKY BARRIER RECTIFIERS(1.0A,70-100V)

POWER RECTIFIERS(1.0A,500-1000V)

ULTRAFAST POWER RECTIFIERS 1.0 AMPERES 500 -- 1000 VOLTS