Texas Instruments TMS320VC5410A Fixed-Point Digital Signal Processor (DSP) is based on an advanced modified Harvard architecture that has one program memory bus and_three data memory buses. 该处理器提供具有高并联度的算术逻辑单元 (ALU)、适用特定应用的硬件逻辑、片上存储器和其他片上外设。Texas Instruments TMS320VC5410A的操作灵活性和速度的基础是一套高度专业化的指令集。
单独的程序和数据空间允许同时访问程序指令和数据，从而提供高并联度。在一个周期内可以执行两个读取操作和一个写入操作。具有并行存储和应用特定指令的指令可以充分利用此架构。此外，数据还可以在数据和程序空间之间传输。这种并联技术支持强大的算术、逻辑和位操作运算，这些均可在一个机器周期内执行。TMS320VC5410A还包括用于管理中断、重复操作和功能呼叫的控制机制。
特性
_先进的多总线架构，具有三个独立的16位数据存储器总线和一个程序存储器总线
_40位算术逻辑单元 (ALU)，包括一个40位桶移位器和两个独立40位累加器
_17- ×17位并联倍频器，耦合到一个40位专用网络延长器上，用于非流水线单周期乘法/累加 (MAC) 操作
_比较、选择和存储单元 (CSSU)，以便添加/比较Viterbi操作人员的选择
_指数编码器，用于计算一个周期内40位累加器值的指数值
_两个地址发生器，带八个辅助寄存器和两个辅助寄存器算法单元 (ARAU)
_具有总线支架功能的数据总线
_扩展寻址模式，用于8M × 16位最大可寻址外部程序空间
_64K × 16位片上RAM，包括
_八块8K×16位片上双存取程序/数据RAM
_16K×16位片上ROM，配置用于程序存储器
_增强型外部并联接口 (XIO2)
_单指令重复和块重复操作，用于程序代码
_块-内存-移动指令，实现更好的编程和数据管理
_带32位长字操作数的指令
_带两个或三个操作数读取的指令
_带并行存储和并行负载的算术指令
_条件存储指令
_中断快速返回
_片上外设
_软件可编程等待状态发生器和可编程组切换
_片上可编程锁相环 (PLL) 时钟发生器，带内部振荡器或外部时钟源
_一个16位定时器
_6通道直接内存访问 (DMA) 控制器
_三个多通道缓冲式串联端口 (McBSP)
_8/16位增强型并联主机端口接口 (HPI8/16)
_带IDLE1、IDLE2和IDLE3指令的功耗控制，具有掉电模式
_CLKOUT关闭控制，禁用CLKOUT
_基于片上扫描的仿真逻辑，IEEE Std 1149.1 (JTAG) 边界扫描逻辑
_144引脚球栅阵列 (BGA) （GGU后缀）
_144引脚薄型四方扁平封装 (LQFP)（PGE后缀）
_6.25ns单周期定点指令执行时间 (160 MIPS)
_8.33ns单周期定点指令执行时间 (120 MIPS)
_3.3V I/O电源电压（160和120 MIPS）
_1.6V内核电源电压 (160 MIPS)
_1.5V内核电源电压 (120 MIPS)
